Kretskortsdesign är en kritisk och tidskrävande uppgift, och alla problem som uppstår kräver att ingenjörer undersöker hela designen, nätverk för nätverk, komponent för komponent. Man kan säga att kretskortsdesign kräver en omsorgsnivå som inte är mindre än chipdesign.
En typisk designprocess för kretskort består av följande steg.
De tre första stegen tar mest tid, eftersom schematisk kontroll är en manuell process. Föreställ dig ett SoC-kort med 1000 eller fler anslutningar. Att manuellt kontrollera varje tråd är en lång och tråkig uppgift. Faktum är att det är nästan omöjligt att kontrollera varje enskild ledning, vilket kan leda till problem med det slutliga kortet, såsom fel ledningar, suspenderade noder, etc.
Den schematiska fångstfasen möter i allmänhet följande typer av problem.
● Understrykning av fel: t.ex. APLLVDD och APLL_VDD
● Skiftlägeskänsliga problem: t.ex. VDDE och vdde
● Stavfel
● Signalkortslutningsproblem
● Och många fler
För att undvika dessa fel bör det finnas ett sätt att kontrollera hela schemat på några sekunder. Denna metod kan implementeras med schematisk simulering, vilket fortfarande sällan ses i den nuvarande kortdesignprocessen. Den schematiska simuleringen gör att den slutliga utsignalen kan observeras vid de erforderliga noderna, så att den automatiskt kan kontrollera alla anslutningsproblem.
Detta förklaras nedan med ett projektexempel.
Betrakta ett typiskt blockschema för ett kretskort.
Figur 1
I en komplex kortdesign kan antalet anslutningar nå tusentals, och ett mycket litet antal ändringar kommer sannolikt att slösa mycket tid på att kontrollera.
Schematisk simulering sparar inte bara designtid, utan förbättrar också kvaliteten på kortet och ökar effektiviteten i hela processen.
En typisk enhet under test (DUT) har några av följande signaler.
figur 2
DUT kommer att ha olika signaler efter viss förinställning och har olika moduler, såsom regulatorer, op-amps, etc., för signalinställning. Betrakta ett exempel på en matningssignal som erhålls genom en spänningsregulator.
Figur 3: Schematisk över provkortet.
För att verifiera anslutningsförhållandena och utföra en övergripande kontroll används schematisk simulering. Den schematiska simuleringen består av schematisk skapande, testbänkskapande och simulering.
Under skapandet av testbänken ges en exciteringssignal till de nödvändiga ingångarna och sedan observeras utdataresultaten vid signalpunkten av intresse.
Ovanstående process kan implementeras genom att koppla sonder till noderna som ska observeras. Nodspänningarna och vågformerna kan indikera om schemat har fel eller inte. Alla signalanslutningar kontrolleras automatiskt.
Figur 4: Schematisk testbädd och simuleringsvärden för varje nod.
Låt oss titta på en del av diagrammet ovan, där noderna och spänningarna är tydligt synliga.
Med hjälp av simulering kan vi alltså direkt observera resultaten och bekräfta om kretsschemat är korrekt. Dessutom kan undersökningen av designförändringar uppnås genom att noggrant justera excitationssignalen eller komponentvärdena. Således sparar schematisk simulering mycket tid för bräddesigners och pjäser och ökar chanserna att designen blir korrekt.
Artikeln återges från nätverket, om det finns någon intrång, kontakta oss för att radera, tack.